多电平正交幅度调制，简称MQAM（Multilevel Quadrature Amplitude Modulation），它是一种将振幅与相位相结合的复杂调制技术。这种技术不仅频带利用率高，而且功率效率也相当不错。
单独利用振幅或相位来传递信息，无法达到信号平面的最大利用效率，这一点可以从调制信号的星座图中，通过观察信号矢量的分布端点来直观地看出。在多进制振幅键控（MASK）调制中，矢量端点沿一条轴线排列；而在多进制相位键控（MPSK）调制中，矢量端点则均匀分布在圆周上。随着进制数M的增加，这些矢量端点之间的最小间距逐渐减小。MQAM技术运用振幅与相位相结合的键控调制方式，有效利用了信号平面全貌，对矢量端点进行了重新且合理的分配。这样做既没有减少最小距离，反而提升了信号的端点数量；而在端点数量不变的前提下，矢量端点间的最小距离也得到了提升。MQAM作为一种高效的调制技术，其应用范围广泛，涵盖了中、大容量的数字微波通信系统、有线电视网络的高数据传输以及卫星通信等多个领域。在本文中，我们首先阐述了MQAM调制解调的基本理论，接着以64QAM为例，详细描述了一种全数字化的调制系统架构，并提供了解调器在FPGA上的具体实现方案以及相关关键技术。
2 MQAM调制原理
正交振幅调制指的是，通过两个互不干扰的基带波形，对两个彼此垂直的同频载波实施载波抑制的双边带调制。这种调制方式借助已调信号在同一带宽内频谱的正交特性，从而实现两条并行数字信息的传输。MQAM信号通常可以表示为：
此图宽度设定为620像素，样式设置为鼠标悬停时指针变为指针形状，高度为20像素，图片描述为“公式”，水平间距为0，图片来源于“http://editerupload.eepw.com.cn/fetch/20140414/244466_1_0.jpg”，宽度调整为330像素，边框设置为无边框。
式(1)由两个彼此垂直的载波组成，这两个载波分别被一组离散的振幅值{Am}和{Bm}所控制，因此这种调制技术被称为正交振幅调制。在公式中，T代表码元的持续时间，m的取值范围为1，2，……，直至L，其中L表示Am和Bm电平的数量。在MQAM调制中，Am和Bm的振幅值可以表示为：
此图宽度设定为620像素，样式设置为鼠标悬停时指针变为指针形状，高度为50像素，图片描述为“公式”，水平间距设为0，图片来源地址为"http://editerupload.eepw.com.cn/fetch/20140414/244466_1_1.jpg"，图片宽度设置为250像素，边框宽度设为0。
在公式中，振幅A为恒定值，而dm和em则由输入数据来决定，它们共同确定了经过调制的MQAM信号在信号空间中的具体位置。在调制阶段，载波的振幅和相位均发生了改变，故而在已调信号矢量星座图中，每个坐标点不仅代表了一种特定的编码组合，还反映了正交信号矢量合成后的不同相位和电平。具体到第i个信号，我们可以通过数学公式来进行描述。
此图宽度设定为620像素，样式设置为鼠标悬停时指针变为指针形状，高度为22像素，图片为公式样式，水平间距为0，图片来源于http://editerupload.eepw.com.cn/fetch/20140414/244466_1_2.jpg，宽度调整为320像素，无边框显示。
因此每一个坐标点也由Ai和φ i惟一确定。
3 64QAM调制器系统设计
图1展示了基于全数字技术的64QAM调制器的电路原理架构。其中，除了D/A转换环节，其他各个功能模块均由FPGA完成。设计过程中，扰码、串并转换以及差分编码均采用了原理图设计方法，而电平转换和星座图映射则采用了查表法（LUT）进行设计。本设计的挑战在于成形滤波器与基于直接数字合成技术的正交调制器的实施，对此，以下将详细阐述成形滤波器以及基于直接数字合成技术的正交调制器的具体实现途径。
此图宽为620像素，样式设置为鼠标悬停时指针变为手指，高度为121像素。图片描述为全数字64QAM调制器的电路原理结构，水平间距为0。图片来源于http://editerupload.eepw.com.cn/fetch/20140414/244466_1_3.jpg，宽度设为350像素，边框宽度设为0。
3.1 成形滤波器的设计
为了确保信号能在受限的信道中有效传输并提升频谱的使用效率，发送端通常会通过成形滤波器对信号进行限制，这一过程却可能导致码间干扰的产生。为了最大限度地降低这种干扰，依据最优接收理论，接收和发送端的基带滤波器需要实现共轭匹配。在滤波器的设计阶段，选用均方根升余弦滚降滤波器即可满足这一要求。
在电路设计实践中，我们常选用具备线性相位特性的FIR滤波器来构建具有均方根升余弦滚降特性的成形滤波器。此类N阶FIR滤波器的差分方程可表示为：
此图宽度设定为620像素，样式设置为鼠标悬停时指针变化，高度为40像素，带有公式提示，水平间距为0，图片来源地址为http://editerupload.eepw.com.cn/fetch/20140414/244466_1_4.jpg云开·全站体育app登录，图片宽度限定为280像素，边框宽度设为0。
该FIR滤波器的线性相位特性决定了其系数要么呈现偶对称，要么呈现奇对称，这一特性有助于减少乘法器的使用量。在本系统中，我们选用了N为偶数且系数偶对称的线性相位FIR滤波器。这些滤波器的系数是一组确定的数值，依据均方根升余弦的冲击响应特性，我们可以通过Matlab软件直接生成系数hk，其中k的取值范围为0至N-1。所以滤波器的乘法都是固定系数的乘法。
本设计采纳了分布式算法的基本原理，运用FPGA中的查找表功能替代传统乘法器，以实现FIR滤波器，其核心构思包括：
假设输入信号数据位为B位，则滤波器在n时刻的第k个输入为：
该图片宽度设定为620像素，样式设置为鼠标悬停时指针变为指针形状，图片来源于指定链接，具体地址为http://editerupload.eepw.com.cn/fetch/20140414/244466_1_5.jpg。
由式(5)可知，FIR滤波器的设计中，乘加运算单元的作用至关重要。这些单元构成了算法的核心部分。若构建一个查找表（简称LUT），其中包含所有固定系数（如h0，h1，……，hN-1）的加和组合（记为sumb，其中6属于该集合），那么，当使用由N位输入数据构成的N位地址对LUT进行寻址时，若所有N位均为1，则LUT的输出结果即为N位系数的总和；反之，若N位中存在0，则相应的系数将不被包含在和中。这种运算方式演变成了查找表格的过程。当对整数进行乘以2b的操作时，可以通过将数字向左移动6位来完成。
本系统采用码元传输速率为25.92 Mbaud，滚降系数设定为0.5，抽头数量为N=16，抽头系数的精度为10位，输入数据宽度为4位，输出精度为9位。仿真效果可参考图2。
此图片宽度设定为620像素，样式设置为鼠标悬停时指针变为指针形状，来源链接为http://editerupload.eepw.com.cn/fetch/20140414/244466_1_6.jpg。
观察图2，我们可以发现，基带信号在码元速率为25.92 Mbaud的情况下，经过成形滤波处理，其频谱被有效控制在20 MHz的带宽以内。
经过形状滤波处理后的两条基带信号，分别对由直接数字合成器（DDS）生成的两条相互垂直的载波信号进行编码，随后将这两路信号相加，合成调制后的信号输出。直接数字合成器（DDS）的FPGA实现结构图如图3所示。
此图宽度设定为620像素，样式设置为鼠标悬停时指针变为指针形状，高度为129像素，图片替代文本为DDS的FPGA实现框图，水平间距为0，图片源地址为http://editerupload.eepw.com.cn/fetch/20140414/244466_1_7.jpg，图片宽度设定为350像素，边框宽度设置为0。
DDS的基本原理是利用采样定理，利用查找表法产生波形。相位累加器作为直接数字合成（DDS）系统的核心构件，每当接收到一个时钟脉冲信号，它便将频率控制字M与相位寄存器输出的累加相位数据相加，并将这个相加后的数值传递至相位寄存器的数据输入端口；随后，相位寄存器会将累加器在上一时钟周期内生成的新相位数据反馈回累加器的输入端口，确保累加器能在下一个时钟周期继续与频率控制数据相加。在这种条件下，相位累加器在参考时钟的驱动下执行线性相位累加操作kaiyun.ccm，一旦累加器达到满量值，便会引发一次溢出事件，从而完成一个周期性的动作。这个周期代表了DDS合成信号的频率周期，而累加器的溢出频率则等同于DDS输出的信号频率。
将相位累加器产生的数据用作波形存储器（ROM）的相位采样地址，进而能够通过查找表检索出存储在波形存储器中的波形抽样值，实现从相位到幅值的转换。ROM设计中的核心问题在于初始化过程，即需将正弦波的二进制幅度码按照特定格式输入至存储器初始化（.mif）文件中，该文件可通过C语言或Matlab语言程序生成。
该系统输出的信号频率可表示为f0等于fclk乘以M除以2N，其频率分辨率则为f等于fclk除以2N。当M等于2N减1时，该系统可达到的最高基波合成频率f0max为fclk除以2。在本系统中，时钟频率设定为155.520 MHz，而N的值为12。仿真结果详见图4。
此图片宽度设定为620像素kaiyun全站网页版登录，采用鼠标指针悬停样式，并链接至"http://editerupload.eepw.com.cn/fetch/20140414/244466_1_8.jpg"的图片资源。
两个正交本振的形成源自Madab运算生成的查找表，因此，由直接数字合成器（DDS）输出的载频在幅度上并无差异，其正交性在理论上是完全可以确保的。然而，由于存储精度的限制，仍然存在一定的量化误差。
4 系统设计与仿真
依据上述各模块单元的布局，64QAM调制器的顶层结构图如图5所展示。通过QuartusⅡ和Matlab软件的联合应用，对64QAM调制器进行了仿真实验，相应的仿真效果呈现于图6中。
此图宽度设定为620像素，样式设置为鼠标悬停时指针变为指针形状，图片来源于指定链接，具体地址为http://editerupload.eepw.com.cn/fetch/20140414/244466_1_9.jpg。
5 结 语
本文阐述了基于FPGA构建全数字高阶QAM调制器的理念及实施途径，通过原理图绘制与Verilog编程语言的应用，成功在StratixⅡ系列的可编程芯片EP2S30F484C3上完成了设计任务。实验结果证实，该设计满足了既定标准。此举为后续全数字高阶QAM系统的深入研究和开发奠定了坚实基础。
